2025/07/01 更新
2025年4月～ 早稲田大学 基幹理工学部 電子物理システム学科 専任講師
情報処理推進機構未踏ターゲット事業2020年度採択者
JSTさきがけ「社会変革に向けたICT基盤強化」2023年度採択課題 研究者
早稲田大学 基幹理工学部 専任講師
東京科学大学 総合研究院 特任助教
早稲田大学 グリーン・コンピューティング・システム研究機構 招聘研究員
東京工業大学 科学技術創成研究院 特任助教
早稲田大学 理工学術院(基幹理工学部 情報通信学科) 講師(任期付)
早稲田大学 理工学術院総合研究所 次席研究員(研究院助教)
早稲田大学 大学院基幹理工学研究科 情報理工・情報通信専攻 博士研究員
日本学術振興会 特別研究員(DC2-PD)
早稲田大学 大学院基幹理工学研究科 情報理工学専攻 博士後期課程
早稲田大学 大学院基幹理工学研究科 情報理工学専攻 修士課程
早稲田大学 基幹理工学部 情報理工学科
情報処理学会 論文誌System LSI Design Methodology 編集委員
情報処理学会 システムとLSIの設計技術(SLDM)研究会 運営委員
Treasurer of IEEE CAS Society Japan Joint Chapter
Publicity Co-Chair of ASP-DAC
Technical Program Committee Member of SASIMI
電子情報通信学会 回路とシステム小特集 編集委員
情報処理学会 システムとLSIの設計技術(SLDM)研究会 幹事
Treasurer of IEEE CEDA All Japan Joint Chapter
電子情報通信学会 回路とシステムワークショップ 実行委員
Program Committee Member of COOL Chips
情報処理学会 システムとLSIの設計技術(SLDM)研究会 運営委員
IEEE
IPSJ
IEICE
2023年度コンピュータサイエンス領域功績賞
2024年08月 情報処理学会 システムとLSIの設計技術研究会
ISOCC Best Paper Award
2016年10月 A high-performance circuit design algorithm using data dependent approximation
アルゴリズムデザインコンテスト特別賞
2019年08月 DAシンポジウム2019 配置配線のためのアンサンブルソルバシステム
アルゴリズムデザインコンテスト特別賞
2018年08月 DAシンポジウム2018 ナンバーリンクソルバのためのFPGA協調システム
アルゴリズムデザインコンテスト最優秀賞
2017年08月 DAシンポジウム2017 組込みデバイスとFPGAを用いたナンバーリンクソルバの設計と実装
アルゴリズムデザインコンテスト最優秀賞兼特別賞
2016年09月 DAシンポジウム2016 機械学習とFPGAを用いたナンバーリンクソルバ
情報処理学会SLDM優秀発表学生賞
2015年12月 タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価
アルゴリズムデザインコンテスト優秀賞
2015年08月 DAシンポジウム2015 機械学習を用いたナンバーリンクソルバ
情報処理学会SLDM優秀発表学生賞
2014年11月 タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計
アルゴリズムデザインコンテスト特別賞
2014年08月 DAシンポジウム2014 発見的アルゴリズムによるナンバーリンクソルバ
情報処理学会SLDM優秀発表学生賞
2013年11月 信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづくRDRアーキテクチャ向けフォールトセキュア高位合成手法
情報処理学会SLDM優秀発表学生賞
2012年11月 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法
WhiteDwarf: A holistic co-design approach to ultra-compact neural inference acceleration
Ángel López García-Arias, Yasuyuki Okoshi, Jaehoon Yu, Junnosuke Suzuki, Hikari Otsuka, Kazushi Kawamura, Thiem Van Chu, Daichi Fujiki, Masato Motomura
IEEE Access 13 86509 - 86527 2025年05月 [査読有り]
Hiroaki Ito, Jiale Yan, Hikari Otsuka, Kazushi Kawamura, Masato Motomura, Thiem Van Chu, Daichi Fujiki
Transactions on Machine Learning Research (TMLR) 1 - 21 2025年03月 [査読有り]
Partially frozen random networks contain compact strong lottery tickets
Hikari Otsuka, Daiki Chijiwa, Ángel López García-Arias, Yasuyuki Okoshi, Kazushi Kawamura, Thiem Van Chu, Daichi Fujiki, Susumu Takeuchi, Masato Motomura
Transactions on Machine Learning Research (TMLR) 1 - 17 2025年02月 [査読有り]
A flip-count-based dynamic temperature control method for constrained combinatorial optimization by parallel annealing algorithms
Genta Inoue, Daiki Okonogi, Satoru Jimbo, Thiem Van Chu, Masato Motomura, Kazushi Kawamura
IEICE Transactions on Information and Systems E108.D ( 1 ) 12 - 22 2025年01月 [査読有り]
Partially frozen random networks contain compact strong lottery tickets
Hikari Otsuka, Daiki Chijiwa, Ángel López García-Arias, Yasuyuki Okoshi, Kazushi Kawamura, Thiem Van Chu, Daichi Fujiki, Susumu Takeuchi, Masato Motomura
Workshop on Machine Learning and Compression, NeurIPS 1 - 22 2024年12月 [査読有り]
The trichromatic strong lottery ticket hypothesis: neural compression with three primary supermasks
Ángel López García-Arias, Yasuyuki Okoshi, Hikari Otsuka, Daiki Chijiwa, Yasuhiro Fujiwara, Susumu Takeuchi, Masato Motomura
Workshop on Machine Learning and Compression, NeurIPS 1 - 21 2024年12月 [査読有り]
Exploiting N:M sparsity in quantized-folded ResNets: signed multicoat supermasks and iterative pruning-quantization
Akihiro Shioda, Ángel López García-Arias, Hikari Otsuka, Yuki Ichikawa, Yasuyuki Okoshi, Kazushi Kawamura, Thiem Van Chu, Daichi Fujiki, Masato Motomura
The 12th International Symposium on Computing and Networking (CANDAR) 224 - 230 2024年11月 [査読有り]
WhiteDwarf: 12.24 TFLOPS/W 40 nm versatile neural inference engine for ultra-compact execution of CNNs and MLPs through triple unstructured sparsity exploitation and triple model compression
Yasuyuki Okoshi, Ángel López García-Arias, Jaehoon Yu, Junnnosuke Suzuki, Hikari Otsuka, Thiem Van Chu, Kazushi Kawamura, Daichi Fujiki, Masato Motomura
2024 IEEE Asian Solid-State Circuits Conference (A-SSCC) 1 - 3 2024年11月 [査読有り]
Efficient stereo visual odometry on FPGA featuring on-chip map management and pipelined descriptor-based block matching
Yuki Ichikawa, Kazushi Kawamura, Masato Motomura, Thiem Van Chu
IEEE Access 12 171458 - 171471 2024年09月 [査読有り]
Classical thermodynamics-based parallel annealing algorithm for high-speed and robust combinatorial optimization
Kyo Kuroki, Satoru Jimbo, Thiem Van Chu, Masato Motomura, Kazushi Kawamura
The Genetic and Evolutionary Computation Conference (GECCO) 196 - 205 2024年07月 [査読有り]
ETreeNet: ensemble model fusing decision trees and neural networks for small tabular data
Tsukasa Yamakura, Kazushi Kawamura, Masato Motomura, Thiem Van Chu
2024 International Joint Conference on Neural Networks (IJCNN) 1 - 8 2024年06月 [査読有り]
Restricted random pruning at initialization for high compression range
Hikari Otsuka, Yasuyuki Okoshi, Ángel López García-Arias, Kazushi Kawamura, Thiem Van Chu, Daichi Fujiki, Masato Motomura
Transactions on Machine Learning Research (TMLR) 1 - 19 2024年05月 [査読有り]
Progressive variable precision DNN with bitwise ternary accumulation
Junnosuke Suzuki, Mari Yasunaga, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
The 6th International Conference on AI Circuits and Systems (AICAS 2024) 377 - 381 2024年04月 [査読有り]
Ramanujan edge-popup: finding strong lottery tickets with Ramanujan graph properties for efficient DNN inference execution
Hikari Otsuka, Yasuyuki Okoshi, Ángel López García-Arias, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024) 271 - 274 2024年03月 [査読有り]
A GPU-based Ising machine with a multi-spin-flip capability for constrained combinatorial optimization
Satoru Jimbo, Tatsuhiko Shirai, Nozomu Togawa, Masato Motomura, Kazushi Kawamura
IEEE Access 12 43660 - 43673 2024年03月 [査読有り]
Sparse-sparse matrix multiplication accelerator on FPGA featuring distribute-merge product dataflow
Yuta Nagahara, Jiale Yan, Kazushi Kawamura, Masato Motomura, Thiem Van Chu
The 29th Asia and South Pacific Design Automation Conference (ASP-DAC 2024) 785 - 791 2024年01月 [査読有り]
Toward improving ensemble-based collaborative inference at the edge
Shungo Kumazawa, Jaehoon Yu, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
IEEE Access 12 6926 - 6940 2024年01月 [査読有り]
Exploration of hyperdimensional computing using locality-sensitive hashing mechanism on FPGA
Masato Watanabe, Shungo Kumazawa, Thiem Van Chu, Kazushi Kawamura, Jaehoon Yu, Masato Motomura
The 42nd IEEE International Conference on Consumer Electronics (ICCE 2024) 2024年01月 [査読有り]
High throughput datapath design for vision permutator FPGA accelerator
Mari Yasunaga, Junnosuke Suzuki, Masato Watanabe, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
The 42nd IEEE International Conference on Consumer Electronics (ICCE 2024) 2024年01月 [査読有り]
Efficient COO to CSR conversion for accelerating sparse matrix processing on FPGA
Yuta Nagahara, Jiale Yan, Kazushi Kawamura, Masato Motomura, Thiem Van Chu
The 42nd IEEE International Conference on Consumer Electronics (ICCE 2024) 2024年01月 [査読有り]
An accurate FPGA-based ORB feature extractor for SLAM with row-wise keypoint selection
Yuki Ichikawa, Akihiro Shioda, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
The 42nd IEEE International Conference on Consumer Electronics (ICCE 2024) 2024年01月 [査読有り]
Pianissimo: A sub-mW class DNN accelerator with progressively adjustable bit-precision
Junnosuke Suzuki, Jaehoon Yu, Mari Yasunaga, Ángel López García-Arias, Yasuyuki Okoshi, Shungo Kumazawa, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
IEEE Access 12 2057 - 2073 2023年12月 [査読有り]
A highly accurate and parallel vision MLP FPGA accelerator based on FP7/8 SIMD operations
Mari Yasunaga, Junnosuke Suzuki, Masato Watanabe, Kazushi Kawamura, Thiem Van Chu, Jaehoon Yu, Masato Motomura
2023 IEEE 16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 478 - 485 2023年12月 [査読有り]
Multicoated and folded graph neural networks with strong lottery tickets
Jiale Yan, Hiroaki Ito, Ángel López García-Arias, Yasuyuki Okoshi, Hikari Otsuka, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
The Second Learning on Graphs Conference (LoG 2023), PMLR 231 1 - 18 2023年12月 [査読有り]
Daiki Okonogi, Satoru Jimbo, Kota Ando, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura
IEICE Transactions on Information and Systems E106.D ( 12 ) 1969 - 1978 2023年12月 [査読有り]
Junnosuke Suzuki, Jaehoon Yu, Mari Yasunaga, Ángel López García-Arias, Yasuyuki Okoshi, Shungo Kumazawa, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) C16-4:1 - 2 2023年06月 [査読有り]
Decision forest training accelerator based on binary feature decomposition
Thiem Van Chu, Yu Mizutani, Yuta Nagahara, Shungo Kumazawa, Kazushi Kawamura, Jaehoon Yu, Masato Motomura
2023 IEEE 31st Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM) 215 - 215 2023年05月 [査読有り]
Genta Inoue, Daiki Okonogi, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura
2023 IEEE Symposium in Low-Power and High-Speed Chips (COOL Chips) 1 - 3 2023年04月 [査読有り]
Mixing time and simulated annealing for the stochastic cellular automata
Bruno Hideki Fukushima-Kimura, Satoshi Handa, Katsuhiro Kamakura, Yoshinori Kamijima, Kazushi Kawamura, Akira Sakai
Journal of Statistical Physics 190 ( 79 ) 1 - 20 2023年03月 [査読有り]
Kazushi Kawamura, Jaehoon Yu, Daiki Okonogi, Satoru Jimbo, Genta Inoue, Akira Hyodo, Ángel López Garcı́a-Arias, Kota Ando, Bruno Hideki Fukushima-Kimura, Ryota Yasudo, Thiem Van Chu, Masato Motomura
2023 IEEE International Solid-State Circuits Conference (ISSCC) 42 - 43 2023年02月 [査読有り]
Stochastic optimization: Glauber dynamics versus stochastic cellular automata
Bruno Hideki Fukushima-Kimura, Yoshinori Kamijima, Kazushi Kawamura, Akira Sakai
Transactions of the Institute of Systems, Control and Information Engineers 36 ( 1 ) 9 - 16 2023年01月 [査読有り]
Satoru Jimbo, Daiki Okonogi, Kota Ando, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura
IEICE Transactions on Information and Systems E105.D ( 12 ) 2019 - 2031 2022年12月 [査読有り]
Multicoated supermasks enhance hidden networks
Yasuyuki Okoshi, Ángel López Garcı́a-Arias, Kazutoshi Hirose, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu
39th International Conference on Machine Learning (ICML) 162 17045 - 17055 2022年07月 [査読有り]
APC-SCA: A fully-parallel annealing algorithm with autonomous pinning effect control
Daiki Okonogi, Satoru Jimbo, Kota Ando, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura
2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) 414 - 420 2022年05月 [査読有り]
Kazutoshi Hirose, Jaehoon Yu, Kota Ando, Yasuyuki Okoshi, Angel Lopez Garcia-Arias, Junnosuke Suzuki, Thiem Van Chu, Kazushi Kawamura, Masato Motomura
2022 IEEE International Solid-State Circuits Conference (ISSCC) 252 - 253 2022年02月 [査読有り]
Thiem Van Chu, Ryuichi Kitajima, Kazushi Kawamura, Jaehoon Yu, Masato Motomura
2021 International Conference on Field-Programmable Technology (ICFPT) 1 - 10 2021年12月 [査読有り]
Stochastic optimization via parallel dynamics: rigorous results and simulations
Bruno Hideki Fukushima-Kimura, Yoshinori Kamijima, Kazushi Kawamura, Akira Sakai
ISCIE International Symposium on Stochastic Systems Theory and its Applications 2022 65 - 71 2021年10月 [査読有り]
Kota Ando, Jaehoon Yu, Kazutoshi Hirose, Hiroki Nakahara, Kazushi Kawamura, Thiem Van Chu, Masato Motomura
2021 IEEE Hot Chips 33 Symposium (HCS) 1 - 21 2021年08月 [査読有り]
Shungo Kumazawa, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu
International Journal of Networking and Computing 11 ( 2 ) 215 - 230 2021年07月 [査読有り]
Junnosuke Suzuki, Tomohiro Kaneko, Kota Ando, Kazutoshi Hirose, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu
International Journal of Networking and Computing 11 ( 2 ) 338 - 353 2021年07月 [査読有り]
Solving constrained slot placement problems using an Ising machine and Its evaluations
Sho Kanamaru, Kazushi Kawamura, Shu Tanaka, Yoshinori Tomita, Nozomu Togawa
IEICE Transactions on Information and Systems E104-D ( 2 ) 226 - 236 2021年02月 [査読有り]
Kasho Yamamoto, Kazushi Kawamura, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura
IEEE Journal of Solid-State Circuits 56 ( 1 ) 165 - 178 2021年01月 [査読有り]
Shungo Kumazawa, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu
2020 Eighth International Symposium on Computing and Networking (CANDAR) 146 - 152 2020年11月 [査読有り]
Junnosuke Suzuki, Kota Ando, Kazutoshi Hirose, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu
2020 Eighth International Symposium on Computing and Networking (CANDAR) 215 - 220 2020年11月 [査読有り]
FPGA-based heterogeneous solver for three-dimensional routing
Kento Hasegawa, Ryota Ishikawa, Makoto Nishizawa, Kazushi Kawamura, Masashi Tawada, Nozomu Togawa
2020 25th Asia and South Pacific Design Automation Conference (ASP-DAC) 11 - 12 2020年01月 [査読有り]
Implementation of a ROS-based autonomous vehicle on an FPGA board
Kento Hasegawa, Kazunari Takasaki, Makoto Nishizawa, Ryota Ishikawa, Kazushi Kawamura, Nozomu Togawa
2019 International Conference on Field-Programmable Technology (ICFPT) 457 - 460 2019年12月 [査読有り]
Mapping constrained slot-placement problems to Ising models and its evaluations by an Ising machine
Sho Kanamaru, Kazushi Kawamura, Shu Tanaka, Yoshinori Tomita, Hidetoshi Matsuoka, Kaoru Kawamura, Nozomu Togawai
2019 IEEE 9th International Conference on Consumer Electronics (ICCE-Berlin) 221 - 226 2019年09月 [査読有り]
An FPGA implementation method based on distributed-register architectures
Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
IPSJ Transactions on System LSI Design Methodology 12 38 - 41 2019年02月 [査読有り]
A loop structure optimization targeting high-level synthesis of fast number theoretic transform
Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2018 19th International Symposium on Quality Electronic Design (ISQED) 106 - 111 2018年03月 [査読有り]
A selector-based FFT processor and its FPGA implementation
Yuya Hirai, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2017 International SoC Design Conference (ISOCC) 88 - 89 2017年11月 [査読有り]
Efficient multiplexer networks for field-data extractors and their evaluations
Koki Ito, Kazushi Kawamura, Yutaka Tamiya, Masao Yanagisawa, Nozomu Togawa
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E100-A ( 4 ) 1015 - 1028 2017年04月 [査読有り]
A high-performance circuit design algorithm using data dependent approximation
Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2016 International SoC Design Conference (ISOCC) 95 - 96 2016年10月 [査読有り]
Rotator-based multiplexer network synthesis for field-data extractors
Koki Ito, Kazushi Kawamura, Yutaka Tamiya, Masao Yanagisawa, Nozomu Togawa
2016 29th IEEE International System-on-Chip Conference (SOCC) 194 - 199 2016年09月 [査読有り]
Bi-partitioning based multiplexer network for field-data extractors
Koki Ito, Kazushi Kawamura, Yutaka Tamiya, Masao Yanagisawa, Nozomu Togawa
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E99-A ( 7 ) 1410 - 1414 2016年07月 [査読有り]
Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E99-A ( 7 ) 1294 - 1310 2016年07月 [査読有り]
Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2016 International Symposium on VLSI Design, Automation and Test (VLSI-DAT) 1 - 4 2016年04月 [査読有り]
Reliability-driven high-level synthesis algorithms for distributed-register SoC architectures
Kazushi Kawamura
Waseda University 2016年03月
Clock skew estimate modeling for FPGA high-level synthesis and its application
Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2015 IEEE 11th International Conference on ASIC (ASICON) 1 - 4 2015年11月 [査読有り]
A floorplan-driven high-level synthesis algorithm for multiplexer reduction targeting FPGA designs
Koichi Fujiwara, Kazushi Kawamura, Shin-ya Abe, Masao Yanagisawa, Nozomu Togawa
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E98-A ( 7 ) 1392 - 1405 2015年07月 [査読有り]
A floorplan-aware high-level synthesis algorithm for multiplexer reduction targeting FPGA designs
Koichi Fujiwara, Shinya Abe, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
2014 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS) 244 - 247 2014年11月 [査読有り]
A partial redundant fault-secure high-level synthesis algorithm for RDR architectures
Kazushi Kawamura, Sho Tanaka, Masao Yanagisawa, Nozomu Togawa
2013 IEEE International Symposium on Circuits and Systems (ISCAS) 1736 - 1739 2013年05月 [査読有り]
RDRアーキテクチャを対象とした熱考慮高位合成手法に関する研究
川村一志
早稲田大学 2013年03月
A thermal-aware high-level synthesis algorithm for RDR architectures through binding and allocation
Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E96-A ( 1 ) 312 - 321 2013年01月 [査読有り]
Amorphica: fully connected metamorphic annealing processor with programmable optimization strategy
Kazushi Kawamura, Jaehoon Yu, Daiki Okonogi, Satoru Jimbo, Genta Inoue, Akira Hyodo, Ángel López García-Arias, Kota Ando, Bruno Hideki Fukushima-Kimura, Ryota Yasudo, Thiem Van Chu, Masato Motomura [招待有り]
30th Asia and South Pacific Design Automation Conference (ASP-DAC)
発表年月： 2025年01月
2スピン同時更新アニーリングプロセッサを活用したナンプレソルバ
川村 一志, 兵藤 旭, 小此木 大輝, 神保 聡, Thiem Van Chu, 本村真人
DAシンポジウム2024
発表年月： 2024年08月
Akira Hyodo, Satoru Jimbo, Daiki Okonogi, Genta Inoue, Thiem Van Chu, Masato Motomura, Kazushi Kawamura
DAC 2024: The Chips to Systems Conference
発表年月： 2024年06月
イジングマシンとボルツマンマシンを活用した自律的な組合せ最適化
川村 一志
フォレストワークショップ2024
発表年月： 2024年03月
自律的な組合せ最適化システムのための双方向最適化ソルバ
川村 一志
情報処理学会 第86回全国大会 Society 5.0時代の安心・安全・信頼を支える基盤ソフトウェア技術の構築
発表年月： 2024年03月
学習/数理モデルに基づく時空間展開型アーキテクチャの創出と応用プロジェクトの社会実装
川村 一志 [招待有り]
FIT2023 第22回情報科学技術フォーラム イベント企画 Society 5.0社会のためのコンピューティング技術をどう生かすか？
発表年月： 2023年09月
問題に応じて計算手法を選択・最適化するアニーリングプロセッサLSI「Amorphica」
川村 一志 [招待有り]
FIT2023 第22回情報科学技術フォーラム トップコンファレンス6-2 ハードウェア
発表年月： 2023年09月
Amorphica: 4-replica 512 fully connected spin 336MHz metamorphic annealer with programmable optimization strategy and compressed-spin-transfer multi-chip extension
川村 一志 [招待有り]
ISSCC 2023 国内報告会
発表年月： 2023年03月
組合せ最適化のための最先端ハードウェア
川村 一志
IPSJ-ONE 2022
発表年月： 2022年03月
GPU-based acceleration of fully parallel annealing algorithm for combinatorial optimization
Kazushi Kawamura, Kaisei Okawa, Gregory Gutmann, Thiem Van Chu, Jaehoon Yu, Masato Motomura
34th IEEE International System-on-Chip Conference (SOCC)
発表年月： 2021年09月
Improvement in convergence speed of fully-parallel annealing algorithm with spin-update restriction
Kazushi Kawamura, Thiem Van Chu, Jaehoon Yu, Masato Motomura
10th International Conference on Adiabatic Quantum Computing (AQC)
発表年月： 2021年06月
全結合・全並列型アニーリングコンセプトによる組合せ最適化ソルバーHW技術の紹介：その数理モデルからLSI実装まで
川村 一志 [招待有り]
第16回AIチップ設計拠点フォーラム
発表年月： 2020年10月
Ising formulations for solving grid-based LSI routing problems
Kazushi Kawamura, Shu Tanaka, Nozomu Togawa
8th International Conference on Adiabatic Quantum Computing (AQC)
発表年月： 2019年06月
処理性能と消費電力のトレードオフを解消するApproximate Computing技術
川村一志
早稲田大学 アンビエントロニクス研究所 第2回ワークショップ
発表年月： 2018年11月
Ph.D企画セッション パネリスト
川村一志
IEEE SSCS Japan Chapter VDECデザイナーズフォーラム
発表年月： 2015年08月
A floorplan-aware high-level synthesis technique with delay-variation tolerance
Kazushi Kawamura, Yuta Hagio, Youhua Shi, Nozomu Togawa [招待有り]
2015 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)
発表年月： 2015年06月
Floorplan-driven architecture and high-level synthesis for hot-spot temperature optimization
Kazushi Kawamura, Nozomu Togawa [招待有り]
29th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)
発表年月： 2014年07月
超高次元分散ベクトル表現を基軸とする融合型AIコンピューティング基盤の開拓
日本学術振興会 科学研究費助成事業
研究期間:
本村 真人, 安戸 僚汰, 安藤 洸太, Thiem Van Chu, 川村 一志
解とモデルの相互最適化に基づく自律型アニーリングマシンの開発
日本学術振興会 科学研究費助成事業
研究期間:
川村 一志
AIを活用したユーザ主体の組合せ最適化システム
国立研究開発法人科学技術振興機構 戦略的創造研究推進事業(さきがけ)
研究期間:
川村 一志
グラフトランスフォーマーにおける強い宝くじの発見
伊藤 宏朗, Jiale Yan, 大塚 光莉, 川村 一志, 本村 真人, Thiem Van Chu, 藤木 大地
信学技報 124 ( 446 ) 63 - 70 2025年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
アンサンブル手法に基づく分散協調型エッジAI推論手法の予測統合の高効率化・高精度化
熊澤 峻悟, 川村 一志, Thiem Van Chu, 本村 真人
信学技報 124 ( 438 ) 25 - 30 2025年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
量子化二値行列分解による行列データ圧縮
黒木 響, Thiem Van Chu, 本村 真人, 川村 一志
信学技報 124 ( 446 ) 15 - 22 2025年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
2スピン同時フリップの並列試行により高効率な解探索を行うアニーリングプロセッサ
兵藤 旭, 神保 聡, 小此木 大輝, 井上 源太, Thiem Van Chu, 本村 真人, 川村 一志
研究報告システムとLSIの設計技術（SLDM） 2024-SLDM-207 ( 38 ) 1 - 6 2024年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
パイプライン処理と画像特徴の転用によるSLAMアクセラレータの効率化
市川 雄樹, 川村 一志, 本村 真人, Thiem Van Chu
電子情報通信学会2024年ソサイエティ大会 2024年09月
研究発表ペーパー・要旨（全国大会，その他学術会議）
農機シェアリング問題を対象としたスケーラブルなイジングモデル定式化手法
小此木 大輝, 神保 聡, Thiem Van Chu, 本村 真人, 川村 一志
量子ソフトウェア（QS） 2024-QS-12 ( 16 ) 1 - 6 2024年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
平均場アニーリングに基づく高性能全並列型アニーリングアルゴリズム
黒木 響, 神保 聡, Thiem Van Chu, 本村 真人, 川村 一志
量子ソフトウェア（QS） 2024-QS-11 ( 7 ) 1 - 10 2024年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
Pianissimo: エッジでの適応的な推論を実現するサブmWクラスDNNアクセラレータ
鈴木 淳之介, 安永 真梨, Ángel López García-Arias, 大越 康之, 熊澤 峻悟, 安藤 洸太, 川村 一志, Thiem Van Chu, 本村 真人
信学技報 123 ( 151 ) 1 - 6 2023年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
表形式データを対象とした決定木とニューラルネットワークの融合型機械学習手法の研究
山倉 司, 川村 一志, 本村 真人, Thiem Van Chu
信学技報 123 ( 91 ) 9 - 16 2023年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
強い宝くじ仮説に基づく超軽量物体検出ニューラルネットワーク
大塚 光莉, 大越 康之, Ángel López García-Arias, 川村 一志, Thiem Van Chu, 劉 載勲, 本村 真人
信学技報 123 ( 30 ) 57 - 61 2023年05月
研究発表ペーパー・要旨（全国大会，その他学術会議）
塩田 晃弘, 市川 雄樹, 川村 一志, Thiem Van Chu, 本村 真人, 劉 載勲
人工知能基本問題研究会（SIG-FPAI） 123 65 - 70 2023年01月
研究発表ペーパー・要旨（全国大会，その他学術会議）
FP8 SIMD演算に基づく高精度・高並列なFPGA向けNNアクセラレータ
安永 真梨, 鈴木 淳之介, 川村 一志, Thiem Van Chu, 本村 真人, 劉 載勲
人工知能基本問題研究会（SIG-FPAI） 123 71 - 76 2023年01月
研究発表ペーパー・要旨（全国大会，その他学術会議）
2スピン同時フリップを並列試行可能なシミュレーテッドアニーリング手法の検討
兵藤 旭, 神保 聡, Thiem Van Chu, 劉 載勲, 本村 真人, 川村 一志
研究報告システムとLSIの設計技術（SLDM） 2022-SLDM-199 ( 14 ) 1 - 2 2022年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
井上 源太, 小此木 大輝, Thiem Van Chu, 劉 載勲, 本村 真人, 川村 一志
研究報告システムとLSIの設計技術（SLDM） 2022-SLDM-199 ( 5 ) 1 - 2 2022年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
QKP-QUBO変換におけるHybridエンコーディング方式
神保 聡, 小此木 大輝, 安藤 洸太, Thiem Van Chu, 劉 載勲, 本村 真人, 川村 一志
量子ソフトウェア（QS） 2022-QS-5 ( 16 ) 1 - 8 2022年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
小此木 大輝, 神保 聡, 安藤 洸太, Thiem Van Chu, 劉 載勲, 本村 真人, 川村 一志
量子ソフトウェア（QS） 2022-QS-5 ( 15 ) 1 - 8 2022年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
大川 開生, 川村 一志, Gutmann Gregory, Thiem Van Chu, 劉 載勲, 本村 真人
DAシンポジウム2021論文集 2021 71 - 77 2021年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
乱数重みニューラルネットワークにおけるアンサンブル学習の研究
大越 康之, 廣瀬 一俊, 安藤 洸太, 川村 一志, ティエム ヴァン チュ, 本村 真人, 劉 載勲
信学技報 121 ( 73 ) 37 - 42 2021年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
特徴空間事前分割に基づく決定木アンサンブルのFPGA推論アクセラレータ
北島 龍一, 川村 一志, 劉 載勲, 本村 真人, Thiem Van Chu
信学技報 121 ( 59 ) 14 - 19 2021年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
乱数生成ノードの並列閾値最適化に基づくエッジ指向決定木アンサンブル学習
熊澤 峻悟, 川村 一志, Thiem Van Chu, 本村 真人, 劉 載勲
信学技報 121 ( 59 ) 2 - 7 2021年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
対称的二進表現に基づくビットスケーラブルCNN推論手法
鈴木 淳之介, 安藤 洸太, 廣瀬 一俊, 川村 一志, Thiem Van Chu, 本村 真人, 劉 載勲
信学技報 121 ( 59 ) 32 - 37 2021年06月
研究発表ペーパー・要旨（全国大会，その他学術会議）
グリッド配線問題に対するQUBO定式化手法
川村 一志, 田中 宗, 戸川 望
電子情報通信学会2020年総合大会 2020年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
3次元直方体パッキング問題のQUBOモデルマッピング
金丸 翔, 寺田 晃太朗, 川村 一志, 田中 宗, 富田 憲範, 戸川 望
電子情報通信学会2020年総合大会 2020年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
金丸 翔, 寺田 晃太朗, 川村 一志, 田中 宗, 富田 憲範, 戸川 望
信学技報 119 ( 443 ) 173 - 178 2020年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
金丸 翔, 川村 一志, 田中 宗, 戸川 望
システムとLSIの設計技術（SLDM） 2019-SLDM-187 ( 52 ) 1 - 6 2019年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
高位合成時のモジュール分割におけるバッファコスト最小化問題とその解法
大場 諒介, 川村 一志, 田宮 豊, 柳澤 政生, 戸川 望
DAシンポジウム2018論文集 2018 63 - 68 2018年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
川村 一志, 長谷川 健人, 多和田 雅師, 戸川 望
情報処理 59 ( 3 ) 228 - 231 2018年02月
記事・総説・解説・論説等（学術雑誌）
高ポイント高速数論変換に対する高位合成のためのループ構造最適化
川村 一志, 柳澤 政生, 戸川 望
DAシンポジウム2017論文集 2017 63 - 68 2017年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
平井 勇也, 川村 一志, 柳澤 政生, 戸川 望
DAシンポジウム2017論文集 2017 180 - 185 2017年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
川村 一志, 柳澤 政生, 戸川 望
信学技報 116 ( 478 ) 25 - 30 2017年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
クリティカルパス最適化フロアプラン指向FPGA高位合成手法のアプリケーション適用評価
藤原 晃一, 川村 一志, 柳澤 政生, 戸川 望
電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集 2016 79 - 79 2016年03月
研究発表ペーパー・要旨（全国大会，その他学術会議）
フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装
藤原 晃一, 川村 一志, 五十嵐 啓太, 柳澤 政生, 戸川 望
信学技報 115 ( 465 ) 93 - 98 2016年02月
研究発表ペーパー・要旨（全国大会，その他学術会議）
制御回路を考慮したローテータベースマルチプレクサネットワークによるフィールドデータ抽出器の評価
伊東 光希, 川村 一志, 田宮 豊, 柳澤 政生, 戸川 望
信学技報 115 ( 465 ) 55 - 60 2016年02月
研究発表ペーパー・要旨（全国大会，その他学術会議）
配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法
藤原 晃一, 川村 一志, 柳澤 政生, 戸川 望
信学技報 115 ( 338 ) 99 - 104 2015年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価
川村 一志, 柳澤 政生, 戸川 望
信学技報 115 ( 338 ) 183 - 188 2015年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
ローテータベースマルチプレクサネットワークによるフィールドデータ抽出器の構成手法
伊東 光希, 川村 一志, 田宮 豊, 柳澤 政生, 戸川 望
DAシンポジウム2015論文集 2015 29 - 34 2015年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
伊東 光希, 川村 一志, 柳澤 政生, 戸川 望, 田宮 豊
信学技報 114 ( 328 ) 197 - 202 2014年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計
川村 一志, 阿部 晋矢, 史 又華, 柳澤 政生, 戸川 望
信学技報 114 ( 328 ) 51 - 56 2014年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
フロアプラン統合化アーキテクチャを対象とした低面積指向フォールトセキュア高位合成
川村 一志, 柳澤 政生, 戸川 望
電子情報通信学会ソサイエティ大会講演論文集 2014 56 - 56 2014年09月
研究発表ペーパー・要旨（全国大会，その他学術会議）
フロアプランを考慮したマルチプレクサ削減FPGA高位合成手法
藤原 晃一, 阿部 晋矢, 川村 一志, 柳澤 政生, 戸川 望
DAシンポジウム2014論文集 2014 109 - 114 2014年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
フロアプランを考慮したマルチプレクサ入力数制限FPGA向け高位合成手法
藤原 晃一, 阿部 晋矢, 川村 一志, 柳澤 政生, 戸川 望
信学技報 114 ( 123 ) 219 - 224 2014年07月
研究発表ペーパー・要旨（全国大会，その他学術会議）
信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづくRDRアーキテクチャ向けフォールトセキュア高位合成手法
川村 一志, 柳澤 政生, 戸川 望
信学技報 113 ( 320 ) 129 - 134 2013年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
RDRアーキテクチャを対象とした時間・面積制約にもとづくフォールトセキュア高位合成手法
川村 一志, 柳澤 政生, 戸川 望
第26回 回路とシステムワークショップ 454 - 459 2013年07月 [査読有り]
研究発表ペーパー・要旨（全国大会，その他学術会議）
RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
川村 一志, 柳澤 政生, 戸川 望
信学技報 113 ( 30 ) 67 - 72 2013年05月
研究発表ペーパー・要旨（全国大会，その他学術会議）
島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法
川村 一志, 柳澤 政生, 戸川 望
信学技報 112 ( 320 ) 13 - 18 2012年11月
研究発表ペーパー・要旨（全国大会，その他学術会議）
温度特性を考慮したRDRアーキテクチャ向け高位合成手法
川村 一志, 柳澤 政生, 戸川 望
DAシンポジウム2012論文集 2012 133 - 138 2012年08月
研究発表ペーパー・要旨（全国大会，その他学術会議）
アニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラム
川村 一志, 劉 載勲, 本村 真人
特許権
アニーリング処理装置、アニーリング処理方法及びプログラム
川村 一志, 劉 載勲, 本村 真人
特許権
アニーリング処理装置、アニーリング処理方法及びプログラム
川村 一志, 神保 聡, 戸川 望, 白井 達彦
特許権
情報処理装置、情報処理方法及びプログラム
川村 一志, 本村 真人
特許権
最適化システム設計
早稲田大学
Javaプログラミング入門
早稲田大学
IoTシステム設計
早稲田大学
Cプログラミング入門
早稲田大学
理工学術院 大学院基幹理工学研究科
Click to view the Scopus page. The data was downloaded from Scopus API in June 30, 2025, via http://api.elsevier.com and http://www.scopus.com .