研究者詳細
2025/04/12 更新
基本情報
教育活動
現在担当している科目
社会貢献活動・その他
他学部・他研究科等兼任情報
特定課題制度(学内資金)
Physical Electronics Seminar A
基幹理工学部
2025年 冬クォーター
Physical Electronics Laboratory B
2025年 春クォーター
Physical Electronics Seminar B
Physical Electronics Laboratory A
機械学習
2025年 秋学期
卒業論文B 【前年度成績S評価者用】
卒業論文B
2025年 春学期
電子物理システム実験A 【前年度成績S評価者用】
卒業論文A 【前年度成績S評価者用】
電子物理システム実験A
電子物理システム演習B 【前年度成績S評価者用】
電子物理システム演習B
卒業論文A
電子物理システム特別概論 【前年度成績S評価者用】
電子物理システム特別概論
電子物理システム特別演習
電子物理システム実験C 【前年度成績S評価者用】
電子物理システム実験C
電子物理システム実験B 【前年度成績S評価者用】
電子物理システム実験B
知能システム設計演習D
大学院基幹理工学研究科
知能システム設計演習C
知能システム設計演習B
知能システム設計演習A
最適化システム設計
▼全件表示
理工学術院 大学院基幹理工学研究科
準同型暗号ライブラリの高速化に向けたCPU/FPGA協調設計
2019年
概要を見る
本研究では、準同型暗号ライブラリHElibを対象に3課題(1.準同型暗号ライブラリに含まれるボトルネック演算の特定、2.ボトルネック演算に対するハードウェアの設計、3.SW/HW間の効率的なデータ転送技術の確立)に取り組んだ。課題1の解決に向けてHElibに比較演算処理を実装し、乗算オペレータ中に含まれるBluestein FFT演算がボトルネック演算であることを確認した。次に、課題2に関連してパイプライン効率の高いFFTプロセッサを開発した。最後に、SW/HW間の効率的なデータ転送を可能にするI/Oハードウェア実現に向け、循環リストベースの優先度キューをハードウェア実装し、対ベースライン実装比で22.8倍の高速化を達成した。
標本数を任意に設定可能な離散フーリエ変換アクセラレータの設計と実装
2018年
本研究では,信号処理や暗号演算に用いられる離散フーリエ変換(DFT)の高速化に向けたハードウェアアクセラレータ設計に取り組んだ.本研究が対象とするDFTは標本数が2のべき乗でないことを前提とし,加えて,数千~数万の標本数に対応可能である点から既存研究と大きく異なる.標本数が2のべき乗でないDFTの高速アルゴリズムとしてBluesteinFFTを採用するとともに,高位合成時に適用可能な最適化技術を組み合わせることで,FPGA上で高速動作するハードウェアアクセラレータを構築した.本アクセラレータについて,計算機実験により対CPU比で3倍程度高速に動作可能であることを確認している.