多和田 雅師 (タワダ マサシ)

写真a

所属

研究院(研究機関) グリーン・コンピューティング・システム研究機構

職名

次席研究員(研究院講師)

学位 【 表示 / 非表示

  • 博士

 

研究シーズ 【 表示 / 非表示

論文 【 表示 / 非表示

  • A-3-7 不揮発メモリを対象に最悪書込みビット数削減と誤り訂正を両立する一対多符号構成手法(A-3.VLSI設計技術,一般セッション)

    古城 辰朗, 多和田 雅師, 柳澤 政生, 戸川 望

    電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集   2015   52 - 52  2015年08月

    CiNii

  • Code Generation Limiting Maximum and Minimum Hamming Distances for Non-Volatile Memories

    KOJO Tatsuro, TAWADA Masashi, YANAGISAWA Masao, TOGAWA Nozomu

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   98 ( 12 ) 2484 - 2493  2015年

     概要を見る

    Data stored in non-volatile memories may be destructed due to crosstalk and radiation but we can restore their data by using error-correcting codes. However, non-volatile memories consume a large amount of energy in writing. How to reduce maximum writing bits even using error-correcting codes is one of the challenges in non-volatile memory design. In this paper, we first propose Doughnut code which is based on state encoding limiting maximum and minimum Hamming distances. After that, we propose a code expansion method, which improves maximum and minimum Hamming distances. When we apply our code expansion method to Doughnut code, we can obtain a code which reduces maximum-flipped bits and has error-correcting ability equal to Hamming code. Experimental results show that the proposed code efficiently reduces the number of maximum-writing bits.

    CiNii

  • ECC-Based Bit-Write Reduction Code Generation for Non-Volatile Memory

    TAWADA Masashi, KIMURA Shinji, YANAGISAWA Masao, TOGAWA Nozomu

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   98 ( 12 ) 2494 - 2504  2015年

     概要を見る

    Non-volatile memory has many advantages such as high density and low leakage power but it consumes larger writing energy than SRAM. It is quite necessary to reduce writing energy in non-volatile memory design. In this paper, we propose write-reduction codes based on error correcting codes and reduce writing energy in non-volatile memory by decreasing the number of writing bits. When a data is written into a memory cell, we do not write it directly but encode it into a codeword. In our write-reduction codes, every data corresponds to an information vector in an error-correcting code and an information vector corresponds not to a single codeword but a set of write-reduction codewords. Given a writing data and current memory bits, we can deterministically select a particular write-reduction codeword corresponding to the data to be written, where the maximum number of flipped bits are theoretically minimized. Then the number of writing bits into memory cells will also be minimized. Experimental results demonstrate that we have achieved writing-bits reduction by an average of 51% and energy reduction by an average of 33% compared to non-encoded memory.

    CiNii

  • Bit-Write-Reducing and Error-Correcting Code Generation by Clustering Error-Correcting Codewords for Non-Volatile Memories

    Tatsuro Kojo, Masashi Tawada, Masao Yanagisawa, Nozomu Togawa

    2015 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD)     682 - 689  2015年  [査読有り]

     概要を見る

    Non-volatile memories are paid attention to as a promising alternative to memory design. Data stored in them still may be destructed due to crosstalk and radiation. We can restore the data by using error-correcting codes which require extra bits to correct bit errors. Further, non-volatile memories consume ten to hundred times more energy than normal memories in bit-writing. When we configure them using error-correcting codes, it is quite necessary to reduce writing bits. In this paper, we propose a method to generate a bit-write-reducing code with error-correcting ability. We first pick up an error-correcting code which can correct t-bit errors. We cluster its codeswords and generate a cluster graph satisfying the S-bit flip conditions. We assign a data to be written to each cluster. In other words, we generate one-to-many mapping from each data to the codewords in the cluster. We prove that, if the cluster graph is a complete graph, every data in a memory cell can be re-written into another data by flipping at most S bits keeping error-correcting ability to t bits. We further propose an efficient method to cluster error-correcting codewords. Experimental results demonstrate that, when we apply our bit-write-reducing code to MediaBench applications, it can reduce writing-bit counts by up to 28.2% and also energy consumption of non-volatile memory cells by up to 27.9% compared to existing error-correcting codes keeping the same error-correcting ability. This paper proposes the world-first theoretically near-optimal bit-write-reducing code with error-correcting ability based on the efficient coding theories.

    DOI

  • 不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-)

    多和田 雅師, 木村 晋二, 柳澤 政生, 戸川 望

    電子情報通信学会技術研究報告. VLD, VLSI設計技術   114 ( 328 ) 227 - 232  2014年11月

     概要を見る

    不揮発メモリはリーク電力が非常に小さい,電源が落ちていても情報を保持できるといった性質から次世代メモリとして注目されている.一方で不揮発メモリには書き込みエネルギーが大きい,書き換え回数に上限があるという問題がある.書き込みエネルギーの削減とウェアレベリングを行う手法としてビットレベルでの書き込み削減手法が存在する.ハミング符号より生成した冗長符号を用いてメモリに保存する値を符号化して書き込む手法が提案されている.従来手法の回路構成では符号化のためのエンコーダ,デコーダの規模が大きくなる欠点がある.本稿では書き込み削減手法に適した符号構成を行うことでエンコーダ,デコーダの面積を小さくする手法を提案する.メモリに保存したいビットシーケンスをエンコードせずにエンコード後のベクトルとみなしても書き込みに必要な情報が得られる.メモリに保存されているベクトルを誤り訂正すると,デコードせずにシンドロームが元のビットシーケンスが持つ情報と一致する.その結果,小面積のエンコーダ,デコーダが構成できる.提案手法によりエンコーダとデコーダを設計した結果,従来手法と比較して面積が削減されることを確認する.

    CiNii

全件表示 >>

産業財産権 【 表示 / 非表示

  • 処理装置、処理方法及び処理プログラム

    戸川 望, 田中 宗, 多和田 雅師, 吉村 夏一

    特許権

  • 処理装置及び処理プログラム

    戸川 望, 田中 宗, 多和田 雅師, 吉村 夏一

    特許権

  • 辞書検索方法、装置、およびプログラム

    戸川 望, 島﨑 健太, 多和田 雅師, 津田 俊隆, 中里 秀則

    特許権

共同研究・競争的資金等の研究課題 【 表示 / 非表示

  • 秘密情報の抜き取りに耐性を持つイジングモデル暗号化に関する研究

    研究期間:

    2020年04月
    -
    2023年03月
     

     概要を見る

    組合せ最適化問題を解くハードウェアアクセラレータとしてイジングマシンが注目されている. イジングマシンは多くの場合に外部サーバにあり, イジングモデルを入力としてエネルギ関数を最小化する状態を出力する. 組合せ最適化問題をイジングモデルに変換すると秘密情報がイジングモデルに埋め込まれる. 秘密情報が埋め込まれたイジングモデルをイジングマシンに送信すると情報漏えいのセキュリティリスクがある. イジングモデルの内部情報を隠匿するためにイジングモデルの暗号化を研究する

  • 最悪時評価で理論的限界に肉薄する符号化による多値セル不揮発性メモリの書き込み削減

    研究期間:

    2016年04月
    -
    2019年03月
     

     概要を見る

    不揮発性メモリは不揮発性のメリットがあるが書き込み耐性が低く書き込みエネルギーが大きいデメリットがある. 不揮発性メモリには読み出しと書き込みに非対称性があり, 読み出し回数を増やして書き込み量を削減できる. 多値セルで書き込み削減する場合, 書き込み量はビット単位ではなくセル単位で削減する必要がある. 複数のセルをまとめて符号語とすることで1つの情報を不揮発性メモリに保存するときにわずかなセルの書き込み量で複数ビットを保存する書き込み削減手法を研究した. セル単位でワーストケースにおいても書き込み量を一定値以下に制限できる書き込み削減符号の構築を達成した.研究成果として書き込み量の理論的な限界を達成しワーストケースにおけるセルレベル書き込み削減が体系化されたことには大きな学術的意義がある. セルレベル書き込み削減はアプリケーションレベル書き込み削減と書き込み量を削減する効果が重複すると考えられ, メモリに保存するデータを符号化することで書き込み量を削減し不揮発性メモリの長寿命化と低消費電力化を達成できる. 更にこの技術はメモリセルに対する書き込み削減だけでなく,バスエンコーディングにも同様の効果を期待できるなど応用の幅が広く社会的意義がある

特定課題研究 【 表示 / 非表示

  • 概算計算を対象にビットレベルの情報分散により計算モデルを置換する暗号計算システム

    2018年  

     概要を見る

    近年IoT機器の増加により安全なデータ解析の要求が高まっている. ストカスティックコンピューティングに注目しデータを暗号化したまま外部サーバで計算を肩代わりする秘密計算する. ストカスティックコンピューティングではスカラーな値をストカスティック数に符号化し1つの値につき1ビットずつ演算する. このとき1ビットの情報はスカラーな値から情報が落ちているため暗号化されたデータとみなすことができる. ストカスティック数に符号化されたデータを撹拌し暗号化されたデータとすることでストカスティックコンピューティングの回路をサーバ上で秘密計算するシステムを構築した. 構築したシステム上で画像処理を行い, 初期成果を得た.

  • 不揮発メモリ向けビットレベル書き込み削減エンコーディング技術及びその周辺回路設計

    2015年  

     概要を見る

    近年,不揮発性,低リーク電力といった性質から次世代不揮発性メモリが研究されている.次世代不揮発性メモリは書き込みに大きなエネルギーを必要とする,書き込み回数に制限があるといったデメリットがあるため,実用化に対しての課題がある.これらの課題を解決する研究として,メモリを冗長にすることでビットレベルでの書き込み量を削減する手法が存在する.これはメモリに値を保存するときに反転するビットが少なくなるようにエンコードする手法である.この手法の問題として書き込み量を削減する性能が高い符号ではエンコード/デコード回路が複雑になりがちである点である.協調的に設計することにより符号の性能と回路の複雑度を両立できる手法を提案した.