本研究はソーシャルネットワークサービス(SNS)やWikiに代表されるソーシャルコンテンツから有用な情報を抽出する技術の開発を目的としている.wiki型コンテンツは多人数が1 つの記事を更新することにより,バージョンが蓄積されるが,その派生過程を正確に求める手法を開発した.またSNSにおいて利用者が行うプライバシー設定の傾向を分析し,適切な設定を推薦する手法を開発した.さらにコンテンツのアクセス制御について効率的な手法の開発を行った

個人情報を含むデータベーステーブルの匿名化問題において,個人の属性値からプライバシー属性値への推論の確率(精度)と逆方向の推論の確率をプライバシー制約として与え,さらに情報損失をコスト関数として定義し,これらの条件を満たす最適な匿名化を求める手法を開発した.さらに関連して大規模分散環境におけるアクセス制御手法,およびソーシャルネットワークサービスにおけるプライバシー設定の支援手法について研究した

Webサーバにおいて高品質な情報を管理するために,情報の注釈データの管理手法を開発すると共に,構造化文書の照応解析技術を開発した.知識資源を表現するRDFデータの格納及び検索システムを構築すると共に,検索エンジンと利用者生成型知識資源Wikipediaの統合利用システムを開発した.また,複数ニュースソースデータの統合利用手法として整合性提示機能提供システムおよび因果関係ネットワーク漸増構築法を開発した

集合知の体系化として,Wikipediaの記事間のハイパーリンクを利用し,減衰流を用いて記事が表す事項間の関係の強弱を計測する新たな手法を開発した.減衰流による関係の強さの尺度は,既存の尺度である距離連結度,共引用の概念を包含したものとなり,他の尺度よりも高い精度を持つことを明らかにした.出発点から到達点に至る流路に存在する節点を説明オブジェクトとし,それを基に,入力された二つの項目の関係の全体または一部を説明する画像をWebから検索するアルゴリズムを開発した.さらに,Wikipediaの記事において,記事項目に対応するオブジェクトと何らかのオブジェクトとの関係を表す画像が,記事にふさわしいかどうかを判定する手法を開発した.集合知の信頼度推定としては,Wikipedia記事の多くの著者らによる記事の変更履歴に基づき,既存の素性に加え,新たに筆者グループ間における記事の更新を取り消し合う状況を表す素性を導入した手法を開発し,Wikipediaの情報の信頼度推定精度が向上することを確認した.また,大量のニュース記事からの因果関係抽出による因果関係ネットワークの増分構築手法を開発した.トピックと内容を独立して事象を表現するモデルを用いて事象間の同一性判定を類似トピック内に限定することによる計算量の削減を実現した.さらに,事象を表現する語彙の役割(SVO構造)と意味(概念)を考慮してネットワークを構築する手法を提案し,事象の内容を表す語の役割を考慮し,WordNetやオントロジーを用いて概念レベルで事象の類似性を計算することで,ネットワーク構築の一貫性を保つことを可能とした

本研究では, 利用者が自分の個人情報をサービスプロバイダに提供する際に, 利用者が自らの判断に基づいて開示方式の選択を行なえるようにするため, 利用者の判断材料となる情報開示リスクを提示し, またリスクを低減する開示方式を生成する枠組みの研究開発を行なう. 具体的には, (1) 個人情報開示のためのリスク評価モデル, (2) リスクを考慮した個人情報保護共有方式, (3) 個人情報保護共有のためのXMLアクセス制御, (4) リスク管理型個人情報保護共有フレームワークの応用の4つのテーマに分けて研究を行なった

行政機関や医療機関,民間企業などの組織間の情報流通において,個人情報保護などで重要でなXML文書のアクセス制御の特徴として,XML文書の木構造に対応し,部分木の細かい単位でのアクセス制御ルールを設定するという細粒度制御が重視される.XML文書による情報流通の特色として,多数の組織間で流通が行われるが,個々の組織間では異なるXML文書のアクセス制御ルールを採用していることである.地方公共団体や医療機関や民間企業では,組織ごとに異なる個人情報保護ポリシーを採用しているのが現実であり,また今後は個人が自己の情報に関するポリシーを定義することが重視される.本年度は,組織間でXML文書を流通させる場合に,共有がポリシーにより禁止されている文書を検出する手法の開発を行った.指定したキーワード集合を含むXML文書を情報送信の際にフィルタリングする簡便な手法があるが,これでは多くの指定した内容を含まない文書もフィルタリングされてしまい,人手による選別の手間が増大する.そこでXML文書の構造に基づいて,指定したキーワード集合が互いにどれくらい離れていれば,ひとつの内容を構成するキーワード集合とはならず,フィルタリング対象から外すことができるかについて検討し,XML文書の木構造での距離モデルをいくつか定義し,実際のXML文書に適用して有効性を確かめる実験を行った.一方,XML文書は企業や行政機関において,内部統制の面から更新で生じるすべての過去のバージョンを保存することが行われるようになってきている.アクセス制御の観点からは,1つのバージョンのアクセスを制限した場合,それと同じ内容を含むバージョンも同じ制限を行う必要がある.このために必要な,XML文書のバージョン集合のモデル,その上でのアクセス制御モデルを構築した.またXML文書のバージョン集合を差分により記憶効率よく蓄積する手法を示し,その上で提案したアクセス制御ポリシーを評価するアルゴリズムを示した

ウェブを利用した教育システムは近年大きな注目を集めているが、コンテンツと受講者数の増加に伴い、データの利用効率に大きな問題が生じる。我々はウェブ情報処理の効率化の手法としてウェブデータウェアハウスを提案し、その開発を進めてきた。本研究ではウェブベース教育という応用分野からの要求分析および実データ解析によってより高度な機能を持ったウェブデータウェアハウスを設計し開発するとともに、システムの実用化・実証実験を進めてきた。本研究は基礎から応用までの連続したプロジェクトであり、以下のような成果を得ることができた。環境教育におけるウェブベースコンテンツ:野外における環境教育支援のため、観察記録をそのままコンテンツとするため、観察記録であるテキストデータ、デジカメによる画像情報、GPSより得られる空間位置情報を統合するシステムを開発し、EXPO2005でこのシステムの実証実鹸をおこなった。操作ログを活用したウェブ上での自習システムにおける教師支援環境の研究:ウェブ上において問題の提示および回答の入力が行えるようなウェブ型自習システムを開発し,高等学校における実際の補習授業などにおいて運用を行った。このシステムでは,生徒のPC上での操作をログとして記録し,回答順序や回答時間,参照したヒント,回答の正誤などをグラフなどの図的表現で参照できることが特徴である。ウェブウェアハウスでのアクセス制御:時系列に沿って大量に蓄積されたウェブウェアハウスのコンテンツに対してアクセス制御するためのモデルについて、バージョンの派生関係やコンテンツの構造、時刻印などの多様な条件を統合して記述できるアクセス制御ポリシーのモデルを開発した。ウェブサーバでの異常値の検出ウェブサーバに対する攻撃を検出するために、データマイニングの手法を用いてウェブアクセスログの解析を行ない、可視化する手法を開発した

急速に普及しているネットワーク基盤を活用して,電子商取引,電子調達や電子政府の発展を進めることは,社会全体の生産性向上や経済の効率化に大きく寄与する.本研究では,電子商取引および電子政府が抱える多様な技術的課題のうち,売買契約を成立させるマーケット機能,および売買契約の履行支援の2つの研究課題に焦点をあてる.企業間電子商取引や政府の電子調達においては,購入する商品やサービスの価格面だけではなく,多様な付加価値や組合せ条件,補償条件など多様な制約を考慮する必要がある.このようなビジネスルールやロジックを計算機処理可能な言語で表現し,データベース化を行うと,オークションなどのマーケット機能や,契約履行段階でのワークフロー生成など,多様な応用が可能になる.本研究では,ウェブページに記述されている航空券やレンタカーなどの実際の商品の販売条件について,簡略化され比較的に統一された文章の自然言語で書かれていることに着目し,あらかじめ用意したテンプレートを用いてビジネスルールの論理的表現を抽出する手法を開発し,評価を行なった.また,得られたビジネスルールを動的制約データベースに蓄積し,論理的条件の照合や含意性の判定などを動的制約代数で実行する実験を行った.その際,代数質問の効率化手法の検討を行なっている.ビジネスルールの大域的特徴を把握するための視覚的インタフェースとして,動的制約表現によるビジネスルールの集合から,属性間の関連性の強さを数値化する手法を開発した.これを用いて,組み立て型パソコンなど,買い手が部品を選びながら,制約条件を満たす組み合わせ商品を作り上げるタイプの電子商取引において,各部品間の制約の関連の強さを有向グラフにより買い手に提示し,どの部品から選んでゆけば制約違反に煩わされることなく効率よく部品を選んでいくことができるかを,買い手が容易に判別できるユーザインタフェースを提案した.企業間プロセス協調として,合意事項,義務,期限や例外条項などからなる電子契約のデータベースを構築した.電子契約における義務や権利,状況成立などを規定している条項と,企業内で実行されるワークフローで対応するプロセスをリンクで対応づけることにより,電子契約の履行状況をモニタする手法を開発した.また,電子契約とワークフロー間のリンクを利用して,あるワークフローの例外処理について,関連深い電子契約や,過去のワークフロー実行例をデータベースを用いて検索する手法を開発した

本研究では,(1)大規模化の一途を辿る「システムLSI(SOC : System-On-a-Chip)」の設計最適化手法,ならびに,(2)問題が顕在化しつつある「設計危機(システム規模の増加率と設計生産性の向上率との乖離)」への対処法の1つとして,システムLSIのハードウェアおよびその上で実行されるプログラム自身を当該プログラム実行時に動的に再構成・最適化する『システム・モーフィング(SysteMorph : System Morphing)』技術」を開発した。主に以下の研究を遂行した。1.オンライン・プロファイリング技術の開発・評価:プログラムの動的振舞いを観測して,各種のホットスポット(たとえば,頻繁にアクセスされるプログラムコード部分やデータ部分,頻繁に実行されるプログラムの実行パス,等)を当該プログラム実行中に検出かつ予測するオンライン・プロファイリング技術を開発した。さらに,IP FLEX社の動的再構成可能ハードウェア搭載プロセッサDAP/DNAを対象にオンライン・プロファイラの実装を行い、その精度およびオーバヘッドを評価した。2.動的ソフトウェア・パイプライニング技術の開発・評価:上記1で検出したホットパス中のループに対して,(本来はコンパイラ最適化技術の1つである)ソフトウェア・パイプライニングを動的に施す技術を開発した。さらに,VLIW(超長形式機械命令)エンジンをコプロセッサとして有するハイパースカラ・プロセッサを対象に同技術を実装し、得られる性能向上度および性能オーバヘッドを評価した。3.ハードウェア構成情報のオンライン生成技術の開発・評価:上記1で検出したホットパスをDAP/DNAの再構成可能ハードウェア部(DNA)に論理回路として動的にオフロードすることを目的として,DNAのハードウェア構成情報を動的,かつ,対象プログラムの実行と並行して(オンラインで)生成する技術を開発し、実装および性能評価を行った

インターネット利用の爆発的な普及とともに,その応用分野も急速に拡大している.しかし,インターネットはデータの蓄積物であるという観点ではデータベースと類似点があるが,データが定型化されていないという点が異なり,効率的利用が難しい.本研究では,下記の三つの分野において地域に貢献できる研究成果を得た.(1)地域インターネットの運用のためのデータ分析結果の利用本研究では京都周辺地域に多くの利用者を持つISP(Kyoto-Inet)と連携し,地域性を考慮した検索手法の提案を行った.特にウェブページの地域性の計算方法の開発やユーザーによく利用されるページのキャッシュ化について研究した.後者についてはISPの実データを用いてトップページ検索とその利用について実用的成果を得た.(2)WWWを用いた先進的教育WWWは遠隔教育システムの実現に大きく寄与するものであり,従来行ってきた研究の実践と評価を行った.京都市教育委員会と連携の下,堀川高校での数学教育への応用を行った.また,高倉及び御所南小学校で創造性育成教育の実践を行った.京都大学及び京都女子大学にて,学生の理解過程のデータベース化とその応用を行った.それぞれのシステムは全く異なっているが,すべて実地で使われており,教師や学生からも支持されたため利用範囲を広げつつある.(3)電子商取引基盤としてのデータベース本研究では電子商取引システム上の商品データベースから希望の品物を効率的に検索する手法の統計的評価を行った.また,データベース技術を応用した企業間のXML文書の互換性を向上させるための理論的研究を行った.電子商取引では,複製が極めて容易な電子的データそのものを商品として扱うことが多いため,著作権管理が現実世界の商取引以上に重要である.本研究では,ウッドランド,京都高度技術研究所及び比較法研究センターと連携し,電子商取引の技術と著作権管理について貢献することができた

本研究では,システムLSI向けの「コアベース設計法」の確立を目的として,「カスタム化可能IPコア」のアーキテクチャ,設計法,カスタム化支援技術,等に関する研究,主に以下の研究を遂行した。1.カスタム化可能プロセッサ・コア・アーキテクチャの開発:カスタム化可能IPコアとしてプロセッサ自身,および,プロセッサを補完するコプロセッサの2種類を対象として,それらをカスタム化可能としたアーキテクチャならびにカスタム化支援技術を開発した。具体的には,(i)機能ユニットの性能および消費電力をプログラムのコンパイル時ないし実行時にカスタム化可能なプロセッサ,(ii)実現すべき機能をプログラムの実行時にオンラインでカスタム化可能としたコプロセッサを対象にそのハードウェア構成情報生成技術,等を開発した。2.カスタム化可能メモリ・コア・アーキテクチャの開発:カスタム化可能IPコアとしてシステムLSI内のメモリを対象として,それらをカスタム化するための技術を開発した。具体的には,(i)命令ROMに格納する命令の符号化法を命令のビット・パタンの出現頻度に応じてカスタム化することで消費電力を低減する技術,(ii)命令フェッチ・アドレスの履歴を採集し,アドレスが連続する場合は命令キャッシュのタグ比較を省略することで消費電力を低減する技術,等を開発した。3.可変長データパス/メモリパスのカスタム化支援技術:プロセッサのデータパス巾およびメモリパス巾を設計時にカスタム化する場合を対象に,変数の有効ビット幅解析技術,ならびに,出力データの品質に応じてデータパス巾およびメモリパス巾を性能,消費電力のトレードオフを取りながら最適化する技術を開発した。また,変数の有効ビット幅解析結果を用いて変数のメモリ上の配置をカスタム化することで消費エネルギーを低減化する技術を開発した

低消費エネルギー化を目的とした可変電源電圧プロセッサのための基本ソフトウェア技術に関して、さまざまな方式を検討し、そのモデル化およびシミュレーションによる評価を行った。具体的には、1)動的に電源電圧を変化させ、その性能と消費エネルギーを制御できる可変電源電圧プロセッサをリアルタイムシステムに用いた場合のタスクスケジューリング手法を提案した。2)ソフトコアプロセッサのデータパス幅を最適化する手法を実現するための開発環境の構築を行い、MPEG AACデコーダープログラムに対してシステム設計をすることで手法の評価を行った。さらにこの手法を用いてシステムレベルの消費エネルギーを最小化する技術を開発した。また、動作記述中の各変数の有効ビット幅とアクセス頻度を用いて、システムのパフォーマンスとコストが最適となるデータパス幅を設計の早い段階で見積もる手法、および、エネルギー消費が最適となるようにデータメモリの構成を決定する手法を提案した。3)計算の精度を考えながらシステムの面積や消費電力を削減する新しいデータパス幅最適化設計手法を提案した。4)バス上の有効な情報が載っているラインをアクティブビットと呼び、アクティブビット以外のバスラインにおける無駄なスイッチングを低減することで電力を削減する手法を提案した。5)LSI設計における各コストをパラメータとした1チップの原価モデルを提示し、市場規模によって決まる製品数によって設計および実装手法を変える必要があることを示した。6)DRAM/ロジック混載システムLSIにおけるオンチップ・メモリパス構成の検討を行い、その設計空間を定義した。そして、実行すべきアプリケーションの有する参照の空間的局所性に応じてリフィルすべきラインサイズを動的に決定する動的可変ラインサイズキャッシュ方式を考案した。また、ダイレクト・マップ命令キャッシュの低消費エネルギー化を目的として、ヒストリ・ベース・タグ比較方式を提案した

集積回路技術の進歩に伴い,プロセッサやメモリ,専用回路,センサなど種々の回路を一つのシリコンチップに集積したシステムLSIが製造できる時代になってきた.設計されるシステムLSIの規模が大きくなると,既設計の部分回路を新しい設計の中で再利用することで、設計の効率化を図る技術が重要になる.このような既設計の部分回路(IPコア)の機能および性能のテストは,システムLSI設計における新しい技術課題となる.本研究は,システムLSIのための新しい機能および性能に対する検証とテスト手法の確立を目指すものである.特に,IPコアと呼ばれる再利用可能な部分回路を組み合わせて設計するコアベースシステムLSIにおける効率的な検証とテスト手法を提案した.システムLSIの機能のテスト手法として,CBET(Ccmbination of BIST and External Test)法を提案した.CBET法はシステムLSIのテスト時間を劇的に削減できることを理論的かつ実験的に示した.また,製造段階のトランジスタのしきい値などのばらつきを考慮して,コアやシステム全体の性能や歩留まりを予測する手法についても検討した.本手法によって,過度にマージンを取ることなくLSIの性能見積もりを行うことができる

本研究は,スケーラブル・システムの構成要素となるシステムLSI,すなわち,「スケーラブル・システムLSI」を最適化設計するための手法を開発することを目的として,主として以下の研究を実施した。1.「スケーラブル・システムLSI」エミュレータの開発:CompactPCI規格をベースにして,1枚のCompactPCIカードに8個のAltera FLEX10K-100を実装し,それを2枚装填したエミュレータ・システムを構築した。2.「スケーラブル・システムLSI」実現のための各種アーキテクチャ技術の開発,および,その設計空間の構築:(1)「スケーラブル・システムLSI」アーキテクチャPPRAM(システムLSI間通信インターフェイス,動的可変ラインサイズ・キャッシュ),(2)可変長データパス/メモリパスの最適化技術,(3)チップマルチプロセッサにおけるデータ依存および制御依存への対処法,(4)クロストークの影響を考慮に入れたシステムLSI内信号伝搬方式,等を開発した。3.設計支援ツールの開発および実装:(1)プログラム実行上の「Hot Spot(頻繁に実行される部分)」を検出する「オンライン・プロファイラ」の開発,(2)ソフトコア・プロセッサ設計環境の整備,等を行った。4.低消費電力高性能マイクロプロセッサ・アーキテクチャ技術の開発と検証:(1)性能/消費電力特性の異なる算術回路の設計,および,それらを用いた動的モジュール選択方式,(2)DVS(Dynamic Voltage Scaling)方式向きリアルタイム・タスク・スケジューリング法,(3)低消費電力指向メモリ階層構成法,(4)CCC(Common-Case Computation)法に基づいてスイッチング頻度を低減するキャッシュ・メモリ・アーキテクチャ,等を開発し,その効果を検証した。5.「スケーラブル・システムLSI」のアプリケーション開発:「スケーラブル・システムLSI」のアプリケーション例として,(1)RSA暗号プロセッサ,(2)MPEG2AACデコーダ,(3)計算化学(非経験的分子軌道法)用二電子積分プロセッサ,等を開発した

本研究は,メモリ(特にDRAM)/ロジック混載LSI技術,並列/分散処理技術,および,LSI間高速通信インタフェース技術に立脚したシステムLSIアーキテクチャおよびコンピュータ/電子機器システム・アーキテクチャ(PPRAM:Parallel Processing RAM)を開発することを主目的に,主として以下の研究を実施した。
1.システムLSI間高速標準通信インタフェース規格PPRAM-Linkの開発;物理層,論理層,APIから成るプロトコル・スタックを定義し,それぞれを実際に実装し動作を検証した。
2.リファレンスPPRAM,および,PPRAM向きキャッシュ・アーキテチャの開発:レジスタ共有型チップマルチプロセッサ,可変ラインサイズ・キャッシュ,ウェイ予測型セット・アソシアティブ・キャッシュの各方式を開発し,その効果を評価した。
3.DRAM/ロジック混載システムLSI向きDRAMリフレッシュ・アーキテクチャの研究:ロジック混載により劣化するDRAMリフレッシュ特性を補償するリフレッシュ方式を開発し,その効果を評価した。
4.組み込みシステムのためのハードウェア/ソフトウェア協調設計手法の研究:ソフトコアプロセッサとValen-C言語をベースとした組み込みシステムのためのハードウェア/ソフトウェア協調設計手法を構築し,その有効性を実証した。
5.プログラムによる電力制御アーキテクチャと低消費電力化の研究:システム負荷に応じて電源電圧と動作周波数を調整制御する方式を提案し,その有効性を証明した。
6.システムLSIのためのテスト手法の研究:BISTと外部テストを組合せたテスト手法を提案した。
7.非経験的分子軌道計算専用並列サーバMOEの開発:整数プロセッサ,浮動小数点プロセッサ,1MbSRAM,PPRAM-Linkインタフェースを混載した分子軌道計算専用PPRAMチップを0.35μmCMOS技術を用いて開発し,同チップを6個搭載したプリント基板,ならびに,同基板を4枚実装した非経験的分子軌道計算専用並列サーバMOEを開発した。
8.動画像向け実時間電子透かし埋め込み/検出サーバの開発:FPGAを用いてPPRAM-Linkインタフェース,PCIバス・インタフェース,ウェーブレット変換ハードウェアを実装し,これを用いて動画像用電子透かし埋め込み/検出システムを開発した。

本研究では,マイクロプロセッサを中心に構成されるシステムLSIの特性を活かした新しい低消費電力化技術を提案し,その実用化を目指して研究を行なった.プロセッサやメモリのアーキテクチャ,電源電圧の最適制御,ハードウェアとソフトウェアの協調による低消費電力化手法など,ソフトウェア,アーキテクチャ,回路技術を組合わせた低消費電力化技術を中心に開発を行なった.本研究の具体的な成果は、以下5つに分けられる.* 可変電圧プロセッサアーキテクチャを用いた低電力システムの開発プロセッサの電源電圧とクロック周期を可変にして,電源電圧変更命令によりプログラムから指定することで,応用プログラムの負荷に応じて必要最小限のエネルギーで計算を実行する技術を開発し,プロセッサの試作を行った.* ソフトコアプロセッサと可変データパス技術を用いた低電力プロセッサの開発ソフトウェアから駆動するデータパス幅を制御・変更できる低消費電力プロセッサアーキテクチャを開発した.* バスの遷移回数を削減するコンパイラ技術とキャッシュメモリの低消費電力化手法の開発データや命令の符号化や転送の順序などを制御することにより,消費電力を最小化する手法とキャッシュメモリから読み出される命令やデータを予測することによりメモリで消費される電力を削減する手法の開発を行なった.* DRAM/ロジック混載LSIにおけるDRAMのリフレッシュ回数の削減を目的とした低消費電力化手法の開発メモリ/ロジック混載を前提として,キャッシュメモリ,主記憶,補助記憶の各階層における記憶動作および階層間のデータ転送にかかる電力消費を軽減するメモリアーキテクチャの研究を行なった.* 低電力化のための論理合成手法の開発論理回路の合成手法として広く利用されているトランスダクション法を利用して低電力向けに論理回路を最適化する手法を開発した

ハードウェア記述言語とは,ディジタルシステム設計における仕様記述,設計倹証のためのシミュレーション,論理回路合成など,種々の目的に用いられている,いわばハードウェアの高級言語である.現在の複雑化したマイクロプロセッサ開発においては,ハードウェア記述言語は必要不可欠なものとなってきでいる.今後ハードウェア記述言語のソース形式による設計資産の蓄積が増大するため,これらの設計検証・保守・再利用は重要な問題となると思われる.ソフトウェア工学の分野では,これらの問題に対し,プログラムスライシング(以下,単にスライシング)と呼ばれる手法に基づく研究が多くなされている.ハードウェア記述言語においては,プログラムスライシングは,例えば「マイクロプロセッサの記述から,ADD命令を実行するために必要な記述をのみを抽出する」という機能になり,形式的検証やテスト生成,保守・再利用のような幅広い応用が可能である.本研究は,スライシング・アルゴリズムの開発を行ない,その理論的性能を明らかにし,またこのアルゴリズムを実装したハードウェア設計記述支援環境を構築することである.本年度は本研究の最終年度にあたり,これまでに開発したスライシング・アルゴリズムの実装を進め,評価を行なった.[依存解析手法の開発]標準的ハードウェア記述言語VHDDLについで,その構文およびsignalの遅延の意味を考慮して,適切な依存関係をいくつか定義し,その・依存関係に基づいてスライスを定義する.そして,そのスライスを計算するアルゴリズムを完成し,正当性および効率性の証明を行なった.[スライシング・ツールの実装]上記アルゴリズムをワークステーション上に実装を行なった.[スライシング・ツールの評価]上記ツールを用いて,実際のハードウェア記述に適用して,以下の評価を行なった.(a)スライス計算間,およびスライスによる設計縮小効果を調ベるために,(B)記述行数と(c)論理合成結果の回路サイズの減少割合.以上の結果,実用的時間で設計縮小効果のあるスライスが計算できることを示した

本研究は,実際の教育現場で利用できるVLSIシステム設計教育のカリキュラムや教材を開発するものであり,教育機関自身が最も主体性を発揮して行うべき教育内容の整備を行うことを目的としている.平成9年度より本格的な活動を始めた東京大学の大規模集積システム設計教育研究センター(VDEC)の運用に対応して,チップ試作環境の整備,チップ試作の試行実験の実施を行ない,また教育用マイクロプロセッサを用いた計算機教育カリキュラムに関してその整備を行なった.
設計に必要な商用のセルライブラリの内部情報は企業によって隠ペいされているのが現状であるために.九州大学,京都大学,早稲田大学で,VDECで実際のチップ試作に使用可能なスタンダードセルライブラリの開発を行なった.さらに,VDECサービスに対する技術確立のため,チップ試作の試行実験を実施した.フルカスタムチップに関しては上記セルライブラリの検証を兼ねて,東京大学,京都大学,早稲田大学,九州大学,広島市立大学,九州工業大学,豊橋技術科学大学,大阪大学において合計20種類の試作を行なった.また,LPGAに関しては,東京大学,慶応大学,九州工業大学において3種類の試作を行なった.
チップ試作の経験をベースに設計教育カリキュラムの検討と整備を行った.各参加大学における設計教育の試行,VDBC用の設計のための教科書の査読,講習会における講習を行った.教育用マイクロプロセッサを用いた計算機教育カリキュラムの整備として,広島市立大では教育用FPGA実装ボード「安佐ver.1」を開発し,学生実験を実施した.また,九州工業大学では教育用マイクロプロセッサKITEを開発するためのカリキュラムを,京都工芸繊維大学では教育用マイクロプロセッサKUE-CHIP2の動作を理解するためのシミュレータを開発し,ともにWWWを用いて公開した.

ハードウェア記述言語とは,ディジタルシステム設計における仕様記述,設計検証のためのシミュレーション,論理回路合成など,種々の目的に用いられている,いわばハードウェアの高級言語である.現在の複雑化したマイクロプロセッサ開発においては,ハードウェア記述言語は必要不可欠なものとなってきている.今後ハードウェア記述言語のソース形式による設計資産の蓄積が増大するため,これらの設計検証・保守・再利用は重要な問題となるであろう。ソフトウェア工学の分野では,これらの問題に対し,プログラムスライシング(以下,単にスライシング)と呼ばれる手法に基づく研究が多くなされている.ハードウァエ記述言語に対するスライシング技術は幅広い応用は期待できるにもかかわらず,いまだ本格的な研究がなされていない.
本年度は以下の成果が得られた.
1,標準的なハードウェア記述言語であるVHDLに対するグラフ表現を用いたスライシング・アルゴリスムを開発した.VHDLのプロセス文などを考慮し,記述の構造を有向グラフとして表現し,スライシングはそのグラフ上での探索問題に帰着される.
2,スライシング・アルゴリズムの実装を部分的に行ない,いくつかの小規模の記述に適用してみた.信号線の削除/追加などの設計保守の問題について適用し,スライシングにより自動化できる作業が多く見つかった.

本研究では高性能計算機システムの速度,コスト,消費電力,等に関する総合的な性能評価技術の確立を目標として下記の研究を遂行した.
1.ハイエンド・マイクロプロセッサ・アーキテクチャについて,その専用コンパイラおよびアーキテクチャの総合的性能評価を行なった.
2.特定用途向けプロセッサについて,そのキャッシュ・メモリ構成に応じて最適化手法を変化させるコンパイラを開発し,アプリケーションを実行することにより,命令キャッシュがコンパイラに与える性能の特徴抽出を行なった.
3.「システム・オン・シリコン」クラスの大規模集積回路システムを対象に,その性能,面積コスト,消費電力を算出/見積するためのフレームワークとしてのモデル化手法を開発し,これら3者間のトレードオフを取るための共通の評価基盤(プラットフォーム)を構築した.
ワークステーション・クラスタやMPP (Massively Parallel Processor)等の並列計算機システムを対象に,実行性能予測モデルの開発,定量的なスケーラビリティ評価指標の考案,主成分分析を用いたベンチマーク・プログラム同士の相関解析,等を行なった.

本研究は、演繹オブジェクト指向データベース(Deductive Object-Oriented Databases;DOOD)のための記憶効率の良いデータ構造の開発を目的としている。
そのために、論理構造CADの分野で注目されている二分決定グラフ(Binary Decision Diagram;BDD)に着目し、これを関係の記憶構造として用いることを検討した。この方法では関係を論理関数に符号化し、BDDとして実現するところに考慮すべき課題がある。さらにBDDに基づく符号化法では、理論的に超えられない表現サイズの限界がこれまでの研究で分っている。この限界を克服するために、データベース向きの新たなデータ構造として、Patrica BDDを提案した。またこれまでに提案しているBDDに基づく符号化法についても、実装して評価を行なった。
(1)Patricia BDDの定義および理論的解析:BDDに代るDOODのための記憶効率のよいデータベース構造としてPAtricia BDDを定義し、その最悪記憶サイズを解析した。
(2)効率の解析:対数/線形符号化を用いたBDD、およびPatricia BDDの記憶効率および演算効率を、主記憶型データベースにおいて、種々のパラメータにおける演算効率・記憶効率を評価し、これらBDD型のデータ構造が有効となる状況を明らかにした。
(3)二次記憶に対応したシステム:線形符号化に基づくBDDについては、二次記憶格納方式を考案し、その処理系を実装した。そして演繹データベース質問処理について評価を行なった。

現在、大学を始めとする高等教育機関で行なわれている教育は、計算機リテラシーを中心とする計算機利用技術とプログラミング手法の教育に重点が置かれ、ソフトウェアからハードウェアまで計算機システム全体の構造と動作原理を理解する観点からは必ずしも十分なものとはいえない。本研究では、情報科学教育のために利用することを目的とした、マイクロプロセッサシステムを開発し、その上で計算機システムの総合的な教育を行なうためのカリキュラムならびに教育用実験環境の試作を目指してきた。
本研究で得られた成果の主なものは以下の通りである。
1.教育用マイクロプロセッサの開発:命令パイプライン、割込みなど実際のマイクロプロセッサと同等の機能を備え、かつ教育のため内部の構造を観測しやすくした、32ビットRISCマイクロプロセッサQP-DLX(九州大学)およびDLX-FPGAを開発した。
2.FPGAを利用した教育用マイクロプロセッサの開発:簡単に回路変更が可能なデバイスであるFPGAを利用した教育用マイクロプロセッサを開発した。複数の機関で異なる教育レベルに対応した設計を行なった。DLX-FPGA(九州工業大学)は本格的な32ビットプロセッサであり、大学院教育向けのハードウェア記述言語による設計カリキュラムも作成した。PICO(慶応大学)は、私立大学など学生数の大きな大学を対象としたカリキュラムを意識した入門教育用マイクロプロセッサである。そのほか、計算機アーキテクチャ・システム教育用FPGA実装ボード「安佐」(広島市立大学)も設計している。
3.公開設計データおよびベンチマークの整備:本研究で開発された各種教育用マイクロプロセッサの設計データや関係する教材、さらにCAD研究のためのベンチマーク・データやライブラリをインターネット上で公開した。

従来の論理合成技術は,機能記述で与えられた機能を満たす論理回路のトポロジカルな情報を生成することを主眼としており,最終的なマスクパターン上に現われる幾何学的な位置情報の決定はレイアウト時に機能をほとんど考慮しない形で行なわれている.このため,制御系の回路のように規則性の少ない回路では人手設計を上回るような性能の回路が得られる場合もあるのに対し,規則性の高い演算器などのデータパス系の回路では,遠く人手設計に及ばないのが現状である.このような現在の論理合成技術の内蔵する問題を解決するために,本研究では,論理合成の時点からレイアウト時の幾何学的な制約を考慮した,新しい論理合成手法と,そのための設計記述言語について研究した.具体的には,
1.レイアウト上の規則性を表現できる設計記述言語の研究:レイアウト上の規則性や概略の配置配線情報を機能設計時に指定して,その情報からレイアウト設計を行なうための言語を試作した.
2.面積や配線遅延を考慮した論理合成手法の研究:論理合成時に配線遅延や面積を考慮にいれた論理合成手法を検討し,交換則を利用した回路の合成手法を提案した.
3.実用回路設計における手法の適用:実際のマイクロプロセッサの開発の中で,種々の合成手法を適用してその効果を調べた.また,現在の商用ツールや言語の持つ問題点を具体的に指摘した.
4.レイアウトを考慮した論理合成の利用:本手法の応用として,ソフトコアプロセッサによるハードウェア/ソフトウェア同時協調設計手法を提案した.
以上のように,これまで独立に行なわれていた論理合成とレイアウトを融合し,設計者がアーキテクチャ設計時にレイアウトに関する情報を与え,それを利用して論理合成とレイアウトを行なう新しい自動設計システムの枠組みとその応用手法を示した.

これから急速かつ広範囲にわたって実用化が進むと予想されている企業間電子商取引は,売り手および買い手が複雑な条件を提示しながら進める交渉過程が重要な位置を占めると考えられる.売り手および買い手のそれぞれの条件を制約として形式的に記述し,それをデータベースに蓄積し検索することが考えられる.これにより,売り手および買い手が,条件が整合する可能性のある相手を探したり,相手の条件の充足を確認することが可能になり,高度な電子商取引サイトの構築が行なえる.本研究では,研究代表者が提案している動的制約代数というデータベース質問言語を基礎として,多様な交渉が可能な電子商取引データベースを開発することを目的とする.本年度は,以下の研究を行った.本研究の目的は以下からなる.動的制約代数の処理系を実装し,実験を行なった.これにより,売り手あるいは買い手側から相手の条件を検索したり,双方の条件の照合を行なう.1.動的制約データベース入出力ツール:昨年度開発した動的制約記述言語を改良し,簡略な制約記述が可能な言語を新たに設計し,その構文解析プログラムを実装した.2.動的制約代数質問インタフェース:動的質問代数の対話型およびバッチ型質問インタフェースであり,質問の構文解析を行ない,質問処理エンジンに渡す.3.動的制約代数質問処理エンジン:与えられた質問の局所的な最適化を行ない,それから動的制約データベースに対し質問評価を行なう.昨年度開発したエンジンに対し,改良したアルゴリズムに基づくあらたな処理系を行なった.本年度実装した動的制約代数質問処理エンジンにより,実行速度の大幅な向上を行なうことができた.今後さらに評価実験を進める予定である