渡邉 孝信 (ワタナベ タカノブ)

写真a

所属

理工学術院 基幹理工学部

職名

教授

ホームページ

https://www.watanabe-lab.jp/

兼担 【 表示 / 非表示

  • 理工学術院   大学院先進理工学研究科

  • 理工学術院   大学院基幹理工学研究科

学内研究所等 【 表示 / 非表示

  • 2020年
    -
    2022年

    理工学術院総合研究所   兼任研究員

学歴 【 表示 / 非表示

  • 1997年04月
    -
    1999年03月

    早稲田大学   理工学研究科   電子・情報通信学専攻 博士後期課程  

  • 1995年04月
    -
    1997年03月

    早稲田大学   理工学研究科   電子・情報通信学専攻 修士課程  

  • 1991年04月
    -
    1995年03月

    早稲田大学   理工学部   電子通信学科  

学位 【 表示 / 非表示

  • Waseda University   Doctor of Engineering

経歴 【 表示 / 非表示

  • 2012年04月
    -
    継続中

    早稲田大学   理工学術院   教授

  • 2007年04月
    -
    2012年03月

    早稲田大学   理工学術院   准教授

  • 2005年04月
    -
    2007年03月

    早稲田大学   理工学術院   助教授

  • 2003年10月
    -
    2007年03月

    科学技術振興機構   さきがけ研究者

  • 2003年04月
    -
    2005年02月

    早稲田大学   理工学研究科   講師

全件表示 >>

所属学協会 【 表示 / 非表示

  •  
     
     

    米国電気電子学会

  •  
     
     

    日本物理学会

  •  
     
     

    日本表面科学会

  •  
     
     

    応用物理学会

 

研究分野 【 表示 / 非表示

  • ナノ構造化学

  • 数理物理、物性基礎

  • 電気電子材料工学

研究キーワード 【 表示 / 非表示

  • 電気・電子材料(半導体、誘電体、磁性体、超誘電体、有機物、絶縁体、超伝導体など)、計算物理学、ナノ構造物性、分子動力学

論文 【 表示 / 非表示

  • Observation of an Unidentified Phonon Peak in SiGe Alloys and Superlattices Using Molecular Dynamics Simulation

    Sylvia Yuk Yee Chung, Motohiro Tomita, Ryo Yokogawa, Atsushi Ogura, Takanobu Watanabe

    ECS Transactions   98 ( 5 ) 533 - 546  2020年09月  [査読有り]

    DOI

  • Effect of the Thermal Boundary Resistance in Metal/Dielectric Thermally Conductive Layers on Power Generation of Silicon Nanowire Micro Thermoelectric Generators

    Tianzhuo Zhan, Shuaizhe Ma, Zhicheng Jin, Hiroki Takezawa, Kohei Mesaki, Motohiro Tomita, Yen-Ju Wu, Yibin Xu, Takashi Matsukawa, Takeo Matsuki, Takanobu Watanabe

    ACS Applied Materials & Interfaces   12 ( 30 ) 34441 - 34450  2020年07月  [査読有り]

    DOI

  • Effect of phonon-boundary scattering on phonon-drag factor in Seebeck coefficient of Si wire

    Khotimatul Fauziah, Yuhei Suzuki, Takuto Nogita, Yoshinari Kamakura, Takanobu Watanabe, Faiz Salleh, Hiroya Ikeda

    AIP Advances   10 ( 7 ) 075015 - 075015  2020年07月  [査読有り]

    DOI

  • Anomalous low energy phonon dispersion in bulk silicon-germanium observed by inelastic x-ray scattering

    R. Yokogawa, H. Takeuchi, Y. Arai, I. Yonenaga, M. Tomita, H. Uchiyama, T. Watanabe, A. Ogura

    Applied Physics Letters   116 ( 24 ) 242104 - 242104  2020年06月  [査読有り]

    DOI

  • Effect of Thermal Boundary Resistance between the Interconnect Metal and Dielectric Interface on Temperature Increase of Interconnects in Deeply Scaled VLSI

    Tianzhuo Zhan, Kaito Oda, Shuaizhe Ma, Motohiro Tomita, Zhicheng Jin, Hiroki Takezawa, Kohei Mesaki, Yen Ju Wu, Yibin Xu, Takashi Matsukawa, Takeo Matsuki, Takanobu Watanabe

    ACS Applied Materials and Interfaces   12 ( 19 ) 22347 - 22356  2020年05月  [査読有り]

    担当区分:最終著者, 責任著者

     概要を見る

    Copyright © 2020 American Chemical Society. Temperature increase in the continuously narrowing interconnects accelerates the performance and reliability degradation of very large scale integration (VLSI). Thermal boundary resistance (TBR) between an interconnect metal and dielectric interlayer has been neglected or treated approximately in conventional thermal analyses, resulting in significant uncertainties in performance and reliability. In this study, we investigated the effects of TBR between an interconnect metal and dielectric interlayer on temperature increase of Cu, Co, and Ru interconnects in deeply scaled VLSI. Results indicate that the measured TBR is significantly higher than the values predicted by the diffuse mismatch model and varies widely from 1 × 10-8 to 1 × 10-7 m2 K W-1 depending on the liner/barrier layer used. Finite element method simulations show that such a high TBR can cause a temperature increase of hundreds of degrees in the future VLSI interconnect. Characterization of interface properties shows the significant importance of interdiffusion and adhesion in TBR. For future advanced interconnects, Ru is better than Co for heat dissipation in terms of TBR. This study provides a guideline for the thermal management in deeply scaled VLSI.

    DOI PubMed

全件表示 >>

Misc 【 表示 / 非表示

  • Silicon-based micro thermoelectric generator fabricated by CMOS compatible process

    Takanobu Watanabe

    IMFEDK 2017 - 2017 International Meeting for Future of Electron Devices, Kansai     22 - 23  2017年07月

     概要を見る

    Energy harvester is a key device for realizing trillion sensors network society. Thermoelectric generator (TEG) is regarded as the ultimate energy harvester to provide semipermanent power from heat energies via Seebeck effect. The recent discovery of the superior thermoelectric (TE) property of silicon nanowires (Si-NWs) opens the way for Si-based TEGs. In this paper, a very simple device architecture of Si-based micro TEG is proposed. It can be fabricated by the CMOS-compatible process, and the TE power density is found to be scalable by miniaturizing and integrating the structure.

    DOI

  • Mg2Si‐Siヘテロ接合トンネルFET特性の構造依存性

    WU Yan, 長谷川明紀, 角嶋邦之, 渡辺孝信, 片岡好則, 西山彰, 杉井信之, 若林整, 筒井一生, 名取研二, 岩井洋

    応用物理学会春季学術講演会講演予稿集(CD-ROM)   61st   ROMBUNNO.20A-D9-2  2014年03月

    J-GLOBAL

  • Impacts of strained SiO2 on TDDB lifetime projection

    Y Harada, K Eriguchi, M Niwa, T Watanabe, Ohdomari, I

    2000 SYMPOSIUM ON VLSI TECHNOLOGY, DIGEST OF TECHNICAL PAPERS     216 - 217  2000年  [査読有り]

     概要を見る

    We clarify the effects of the strained-SiO2 on the time dependent dielectric breakdown (TDDB) characteristics, the activation energy of the oxide breakdown and Weibull slope (beta) for the ultra-thin gate oxide. Considerations based on the extended-Stillinger-Weber potential model show that the built-in compressive strain in SiO2 changes the statistical distribution of the Si-O-Si angle, leading to a decrease of T-bd and a spread of the distribution. The oxide breakdown tends to occur at the Si-O-Si network with a lower bond angle (similar to 115 degrees) for the 2nm-thick SiO2/Si system.

産業財産権 【 表示 / 非表示

  • 羽ばたきロボット

    特許5857658

    渡邉 孝信, 澤根 慧, 富永 峻平, 金川 清, 山本

    特許権

受賞 【 表示 / 非表示

  • リサーチアワード(国際発信力)

    2018年02月   早稲田大学  

    受賞者: 渡邉 孝信

  • ティーチングアワード

    2016年02月   早稲田大学  

    受賞者: 渡邉 孝信

  • 第9回 応用物理学会講演奨励賞

    2000年11月   応用物理学会  

    受賞者: 渡邉 孝信

  • Inoue Research Award

    1999年02月   井上科学振興財団  

    受賞者: 渡邉 孝信

共同研究・競争的資金等の研究課題 【 表示 / 非表示

  • 垂直離着陸型羽ばたき飛翔ロボットの自律飛行制御

    研究期間:

    2018年10月
    -
    2019年09月
     

    渡邉 孝信

    担当区分: 研究代表者

  • 計算フォノニクスを駆使したオン・シリコン熱電デバイスの開発

    研究期間:

    2015年12月
    -
    2019年03月
     

    渡邉 孝信

    担当区分: 研究代表者

  • 異種酸化物界面の分極を予測するマテリアル・インフォマティクスの開拓

    基盤研究(B)

    研究期間:

    2015年04月
    -
    2018年03月
     

    渡邉 孝信

    担当区分: 研究代表者

  • 二眼カメラを搭載したロボットに関し、ステレオ画像からの周辺情報取得技術の研究

    研究期間:

    2015年04月
    -
    2017年03月
     

    渡邉 孝信

    担当区分: 研究代表者

  • 計算科学を駆使したNiシリサイドナノワイヤ形成プロセスの完全制御

    挑戦的萌芽研究

    研究期間:

    2014年04月
    -
    2017年03月
     

    渡邉 孝信

    担当区分: 研究代表者

全件表示 >>

講演・口頭発表等 【 表示 / 非表示

  • Scalable CMOS Thermoelectric Energy Harvester Using Si Nanowires

    渡邉 孝信  [招待有り]

    The 13th PACRIM conference  

    発表年月: 2019年10月

  • Cavity-Free Micro Thermoelectric Energy Harvester with Si Nanowires

    渡邉 孝信  [招待有り]

    235th ECS Meeting, G01: Silicon Compatible Emerging Materials  

    発表年月: 2019年05月

  • MOSプレーナプロセスで製造可能な微小熱電発電デバイス

    渡邉 孝信  [招待有り]

    化学工学会 反応工学部会 CVD反応分科会第30回シンポジウム  

    発表年月: 2019年03月

  • シリコン製マイクロ熱電発電デバイスの開発

    渡邉 孝信  [招待有り]

    ENEX2019 エネルギーハーベスティングセミナー  

    発表年月: 2019年02月

  • CMOS Friendly Silicon-based Micro Thermoelectric Generator

    渡邉 孝信  [招待有り]

    5th International Conference on Nanoscience and Nanotechnology (ICONN2019)  

    発表年月: 2019年01月

全件表示 >>

特定課題研究 【 表示 / 非表示

  • ナノスケール異種材料界面制御による熱マネジメント基盤の構築

    2020年  

     概要を見る

    半導体集積回路における熱マネジメント、マイクロサイズの微小熱電発電デバイス技術の基礎として、薄膜積層材料の接合部の熱抵抗を、ナノスケール構造分析手法と大規模分子動力学シミュレーションを用いて調査した。微細デバイス内の熱制御では、材料そのものの熱抵抗と同等かそれ以上に、異種材料の界面熱抵抗が素子性能に大きなインパクトを与えることが明らかとなった。また、Si結晶表面の酸化膜の界面に沿った熱抵抗を分子動力学法で計算したところ、酸化膜の存在によって熱抵抗が著しく減少すること、その減少幅がSi基板の結晶面方位に依存することが明らかとなった。

  • ダイヤモンド基板を用いた急峻温度勾配マイクロ熱電変換工学の開拓

    2019年   富田 基裕, 詹 天卓

     概要を見る

    単結晶ダイヤモンドなど高熱伝導度材料を基板に用いた、高出力微小熱電変換素子の創出に向けて予備的な検討を行った。基板の熱抵抗を含む熱電変換素子の解析的モデルを考案し、出力密度と熱電変換効率を定式化した。基板全体の熱抵抗を抑制することの有効性、表面の熱電変換素子と基板材料の間に低熱伝導率層を挟む必要性がより明確となった。昨年度に引き続き様々な異種材料界面の熱抵抗の評価実験に取り組み、界面熱抵抗がマイクロデバイスの排熱効率を左右する重要なファクターとなることを明らかにした。

  • ダイヤモンド基板上の非線形温度場による高出力熱電変換技術の創出

    2018年   富田 基裕, 詹 天卓

     概要を見る

    単結晶ダイヤモンドなど高熱伝導度材料を基板に用いた、新方式の高出力微小熱電変換素子の創出に向け、予備的な検討を行った。基板の熱抵抗が熱電変換素子の出力に与える影響を有限要素法シミュレーションで詳しく解析し、基板全体の熱抵抗を抑制することが非常に有効であること、ただし基板表面に配置した熱電変換素子と基板材料の間には適度な厚さの低熱伝導率層が必要であることを明らかにした。また、単結晶ダイヤモンド基板の面内熱伝導率評価、および様々な異種材料界面の熱抵抗の評価実験に取り組み、現実的なデバイス動作解析に必要なパラメータを決定した。

  • 高熱伝導性基板上の非線形温度場による高出力熱電変換技術の創出

    2018年   富田 基裕, 詹 天卓

     概要を見る

    高い熱伝導性を有する基板上に、空洞を開けずに作製できる新方式の微小熱電発電素子の開発を進めた。基板上に局所的に熱を注入した際に、注入口近傍の約数百ナノメートルの範囲に生じる非線形の急峻温度場を用いる本熱電素子では、熱電変換材料であるシリコンの長さを短くするほど熱起電圧が高くなる現象が観測されている。本研究では、このメカニズムを明らかにするため、非線形な温度分布下で発現するとされるベネディクス効果の可能性、ならびにフォノン・ドラッグ熱起電力の可能性を検討した。また、同熱電素子のコンパクトな等価回路モデルを考案し、微細化による発電パワー密度の向上の限界を調査した。

  • ナノワイヤ型シリコン熱電発電デバイスの開発

    2016年  

     概要を見る

    本研究では、Siナノワイヤを用いた熱電発電デバイスの開発に取り組み、以下の成果を得た。1)スケーラブルなプレーナ型熱電発電デバイス構造の発明微細化、高集積化により単位面積当たりの発電パワーが向上する平面型熱電発電デバイス構造を考案し、特許出願した。従来提案されていた平面型熱電発電デバイス構造と異なり、基板内部の熱流を遮断するための中空構造を設ける必要がない。2)Siナノワイヤ熱発電デバイスの試作Siナノワイヤを用いた熱電発電デバイスを試作し、ナノワイヤ長を短くすることで発電パワーが向上することを実証した。3)Siナノワイヤの異常熱電発電効果の観測と発現メカニズムの解明n型半導体は負のゼーベック係数を示すが、本研究で作製したn型Siナノワイヤ熱電発電素子で正のゼーベック係数を観測した。この異常現象は、Siナノワイヤの表面準位に捕獲されたキャリアによるポテンシャル変調で説明できることが判明した。

全件表示 >>

 

現在担当している科目 【 表示 / 非表示

全件表示 >>

担当経験のある科目(授業) 【 表示 / 非表示

  • 電子回路

    早稲田大学  

  • 制御工学

    早稲田大学  

  • 計算科学

    早稲田大学  

  • 電子デバイス

    早稲田大学